PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2003-023140

(43)Date of publication of application: 24.01.2003

(51)Int.CI.

H01L 27/105 H01L 21/316 H01L 21/8247 H01L 29/788 H01L 29/792

(21)Application number : 2002-084172

(71)Applicant: SHARP CORP

(22)Date of filing:

25.03.2002

(72)Inventor: ZHANG FENGYAN

MA YANJUN MAA JER-SHEN **ZHUANG WEI WEI** SHIEN TEN SUU

(30)Priority

Priority number: 2001 820022

Priority date: 28.03.2001

Priority country: US


(54) SINGLE C-AXIS PGO THIN FILM ON ZrO2 FOR NONVOLATILE MEMORY AND MANUFACTURING METHOD THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To realize MFIS transistor

structure containing a PGO ferroelectric film.

SOLUTION: The MFIS transistor structure is provided with a semiconductor substrate 12 like a silicon substrate, a layer of an insulating film 14 like ZrO2 which is arranged on the semiconductor substrate 12, and a ferroelectric layer 16 which is a single phase (c) axis Pb5Ge3O11 (PGO) film arranged on the layer of the insulating film 14. By this structure, superior characteristic can be obtained in high frequency capacitancevoltage(CV) measurement and leakage current (I-V) measurement.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-23140 (P2003-23140A)

(43)公開日 平成15年1月24日(2003.1.24)

(51) Int.Cl. ⁷	識別記号	FΙ		;	f-73-1*(参考)	
HO1L 27/10	5	HO1L 2	21/316	X	5F058	
21/316	5	2	27/10	444A	5F083	
21/824			29/78	371	5 F 1 O 1	
29/788 29/792						
	•	審査請求	宋蘭宋	請求項の数20 C	L (全 7 頁)	
(21)出顯番号	特願2002-84172(P2002-84172)	(71)出題人	(71)出題人 000005049			
			シャーフ	株式会社		
(22)出顧日	平成14年3月25日(2002.3.25)		大阪府人	大阪市阿倍野区長池	阿倍野区長池町22番22号	
		(72)発明者	フェンヤ	アン ツアン		
(31)優先権主張番号	09/820, 022		アメリカ	合衆国 ワシント	ン 98683,	
(32)優先日	平成13年3月28日(2001.3.28)		パンクー	-パー, エスイー	32エヌディー	
(33)優先権主張国	米国 (US)		ストリ	リート 16804		
		(74)代理人	1000782	82		
				山本 秀策		


最終頁に続く

(54) 【発明の名称】 不揮発性メモリ用途のための2 r O 2 上の単一c 軸P G O 薄膜およびその製造方法

(57)【要約】

【課題】 PGO強誘電体膜を含むMFISトランジスタ構造を実現する。

【解決手段】 シリコン基板のような半導体基板 12 と、その半導体基板 12 上に配置された Z r O_2 のような絶縁膜 14 の層と、絶縁膜 14 の層上に配置された単一相の c 軸 P b $_5$ G e $_3$ O $_{11}$ (PGO) 膜である強誘電体層 16 とを有する。このような構造により、高周波キャパシタンス一電圧 (CV) 測定およびリーク電流 (I-V) 測定において、良好な特性が得られる。



【特許請求の範囲】

【請求項1】 半導体と、

該半導体上に配置された絶縁材料の層と、

該絶縁材料の層上に配置されたPGOの層と、を含む、 金属強誘電体絶縁体半導体電界効果トランジスタ。

【請求項2】 前記絶縁材料が、酸化ジルコニウム(Z rO_2)、酸化ハフニウム(HfO_2)、ジルコニウムの ケイ酸塩、ハフニウムのケイ酸塩、酸化アルミニウム、酸化イットリウム、酸化カルシウム、酸化ランタン、酸 化チタン(TiO_2)、酸化タンタル(TaO_5)、ドー 10 プされた ZrO_2 、ドープされた HfO_2 、Zr-Al-O、Hf-Al-O、Zr-Ti-O、Hf-Ti-O、La-Al-O、およびこれらの組合せからなる群 から選択される、請求項1に記載の金属強誘電体絶縁体 半導体電界効果トランジスタ。

【請求項3】 前記PGOの層上に配置された上部電極層をさらに備える金属強誘電体絶縁体半導体電界効果トランジスタであって、該上部電極層は、白金(Pt)、イリジウム(Ir)、タンタル(Ta)、ルテニウム(Ru)、導電性酸化物、および導電性合金からなる群 20から選択された材料から製造される、請求項1に記載の金属強誘電体絶縁体半導体電界効果トランジスタ。

【請求項4】 前記PGOの層は、該PGOの層の少なくとも70%にわたってc軸配向を有する単一相を含む、請求項1に記載の金属強誘電体絶縁体半導体電界効果トランジスタ。

【請求項5】 前記金属強誘電体絶縁体半導体電界効果トランジスタが、0.1~3.0ボルトの範囲のメモリウィンドウを有する、請求項3に記載の金属強誘電体絶縁体半導体電界効果トランジスタ。

【請求項6】 前記半導体が、ソース領域およびドレイン領域を含む、請求項3に記載の金属強誘電体絶縁体半導体電界効果トランジスタ。

【請求項7】 前記PGOの層が、少なくとも80%の 単一相、c 軸配向を有する、請求項1に記載の金属強誘 電体絶縁体半導体電界効果トランジスタ。

【請求項8】 基板と、

該基板上に配置された酸化ジルコニウムの層と、 該酸化ジルコニウムの層上に配置された、実質的に単一 相の c 軸配向 P G O の強誘電体層と、を含む、薄膜半導 40 体構造。

【請求項9】 前記薄膜半導体構造は、トランジスタ、キャパシタ、焦電性赤外線センサ、光学ディスプレイ、 光学スイッチ、圧電変換器、および表面弾性波デバイス からなる群から選択される、請求項8に記載の薄膜半導 体構造。

【請求項10】 前記基板がシリコンを含む、請求項8 に記載の薄膜半導体構造。

【請求項11】 前記薄膜半導体構造が、不揮発性メモリデバイスである、請求項8に記載の薄膜半導体構造。

【請求項12】 前記強誘電体層上に配置された電極を さらに含む、請求項8に記載の薄膜半導体構造。

【請求項13】 前記強誘電体層の厚さが少なくとも100オングストロームである、請求項8に記載の薄膜半導体構造。

【請求項14】 前記酸化ジルコニウムの層および前記 強誘電体層が、リーク電流を規定し、該リーク電流は、 100KV/cmで1×10⁻⁶A/cm²未満である、 請求項12に記載の薄膜半導体構造。

【請求項15】 不揮発性メモリデバイスにおいて用いるために、実質的に単一相の c 軸PGO薄膜を絶縁体の上に作製する方法であって、

半導体基板を設ける工程と、

該半導体基板上に絶縁膜を堆積する工程と、

該絶縁膜上にPGO膜を堆積する工程であって、該PG O膜が、実質的に単一相のc軸配向膜を含む、工程と、 を包含する、方法。

【請求項16】 前記PGO膜上に金属ゲート電極を堆 積する工程をさらに包含する、請求項15に記載の方 法。

【請求項17】 前記半導体基板がシリコンを含み、前記絶縁膜が、酸化ジルコニウム(ZrO_2)、酸化ハフニウム(HfO_2)、ジルコニウムのケイ酸塩、ハフニウムのケイ酸塩、酸化アルミニウム、酸化イットリウム、酸化カルシウム、酸化ランタン、酸化チタン(TiO_2)、酸化タンタル(TaO_5)、ドープされた ZrO_2 、ドープされた HfO_2 、Zr-Al-O、Hf-Al-O、Zr-Ti-O、Hf-Ti-O、La-Al-O、およびこれらの組合せからなる群から選択される、請求項15に記載の方法。

【請求項18】 前記絶縁膜を堆積する工程が、物理的 気相成長(PVD)、蒸着および酸化、化学的気相成長 (CVD)、ならびに原子層成長からなる群から選択さ れる堆積方法を含む、請求項15に記載の方法。

【請求項19】 前記PGO膜を堆積する工程が、スピンオン、物理的気相成長、CVD、有機金属CVD(MOCVD)、化学溶液成長(CSD)、およびレーザアブレーションからなる群から選択される堆積方法を含む、請求項15に記載の方法。

【請求項20】 前記金属ゲート電極は、白金(Pt)、イリジウム(Ir)、タンタル(Ta)、ルテニウム(Ru)、導電性酸化物、および導電性合金からなる群から選択される材料を含む、請求項16に記載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、不揮発性メモリ用途のための絶縁層上の単一c軸の酸化ゲルマニウム鉛(PGO)薄膜、およびその製造方法、より具体的には、強誘電性ランダムアクセスメモリ(FeRAM)お

よびダイナミックランダムアクセスメモリ (DRAM) 用途のための酸化ジルコニウム (ZrO2) 絶縁体上P GO薄膜に関する。

[0002]

【従来技術】酸化ゲルマニウム鉛(PGOまたはPbs Ge₃O₁₁)は、周知の強誘電性材料である。純粋なc 軸配向PGO薄膜は、イリジウム(Ir)、白金(P t)、白金/イリジウム (Pt/Ir)、およびイリジ ウムータンタルー酸素(Ir-Ta-O)導電性電極の 上に成長することができていた。これらの構造は、金属 10 選択された材料から製造される。 強誘電体金属酸化物半導体(MFMOS)単一トランジ スタメモリ用途のために用いられ得る。

【0003】また、強誘電性デバイスは、SrBi₂T a2O9 (SBT) を用いて製造されていた。多結晶構造 を有し、強誘電性を示す、強誘電性材料SBTとは異な り、PGOは、c軸に配向される場合にのみ強誘電性を 示す。しかし、PGO膜が、通常、アモルファスまたは 多結晶構造を示すので、絶縁体上に単一相、c軸PGO 膜を成長させることはより困難である。

[0004]

【発明が解決しようとする課題】金属強誘電体半導体電 界効果トランジスタ(MFSFET)は、MFMOSの 魅力的な代替品である。しかし、PGO膜とシリコンと の間の強い相互作用が、PGO強誘電体層を用いるこの ようなデバイスの製造を妨げる。金属強誘電体絶縁体半 導体電界効果トランジスタ (MSISFET) も、その 構造がMFMOS構造より単純なので、研究されてき た。しかし、今までは、PGO強誘電体層を含むMS I SFETデバイスの製造用の良好な絶縁膜が見つからな かった。従って、PGO強誘電体層を有するMSISF ETデバイスの製造を可能にする良好な絶縁膜を見つけ る必要がある。

【0005】従って、本発明の目的は、PGO強誘電体 膜を含むMFISトランジスタ構造を提供することであ

【0006】本発明の他の目的は、ZrO2絶縁膜を含 むMFISトランジスタ構造を提供することである。

【0007】本発明のさらなる目的は、絶縁層上にPG O強誘電体層を含むMF I Sトランジスタ構造を提供す ることである。

[0008]

【課題を解決するための手段】本発明の金属強誘電体絶 縁体半導体電界効果トランジスタは、半導体と、該半導 体上に配置された絶縁材料の層と、該絶縁材料の層上に 配置されたPGOの層と、を含む。

【0009】前記絶縁材料が、酸化ジルコニウム(Zr O₂)、酸化ハフニウム (HfO₂)、ジルコニウムのケ イ酸塩、ハフニウムのケイ酸塩、酸化アルミニウム、酸 化イットリウム、酸化カルシウム、酸化ランタン、酸化 チタン (Τ i O₂) 、酸化タンタル (Τ a O₅) 、ドープ 50 ム (H f O₂) 、ジルコニウムのケイ酸塩、ハフニウム

されたZrO2、ドープされたHfO2、Zr-Al-O, Hf-Al-O, Zr-Ti-O, Hf-Ti-O、La-Al-O、およびこれらの組合せからなる群 から選択される。

【0010】前記PGOの層上に配置された上部電極層 をさらに備える金属強誘電体絶縁体半導体電界効果トラ ンジスタであって、該上部電極層は、白金 (Pt)、イ リジウム (Ir)、タンタル (Ta)、ルテニウム (R u)、導電性酸化物、および導電性合金からなる群から

【0011】前記PGOの層は、該PGOの層の少なく とも70%にわたって c軸配向を有する単一相を含む。

【0012】前記金属強誘電体絶縁体半導体電界効果ト ランジスタが、0.1~3.0ボルトの範囲のメモリウ ィンドウを有する。

【0013】前記半導体が、ソース領域およびドレイン 領域を含む。

【0014】前記PGOの層が、少なくとも80%の単 一相、c軸配向を有する。

【0015】本発明の薄膜半導体構造は、基板と、該基 板上に配置された酸化ジルコニウムの層と、該酸化ジル コニウムの層上に配置された、実質的に単一相の c 軸配 向PGOの強誘電体層と、を含む。

【0016】前記薄膜半導体構造は、トランジスタ、キ ャパシタ、焦電性赤外線センサ、光学ディスプレイ、光 学スイッチ、圧電変換器、および表面弾性波デバイスか らなる群から選択される。

【0017】前記基板がシリコンを含む。

【0018】前記薄膜半導体構造が、不揮発性メモリデ パイスである。

【0019】前記強誘電体層上に配置された電極をさら に含む。

【0020】前記強誘電体層の厚さが少なくとも100 オングストロームである。

【0021】前記酸化ジルコニウムの層および前記強誘 電体層が、リーク電流を規定し、該リーク電流は、10 0KV/cmで1×10⁻⁶A/cm²未満である。

【0022】本発明の金属強誘電体絶縁体半導体電界効 果トランジスタの製造方法は、不揮発性メモリデバイス 40 において用いるために、実質的に単一相の c 軸 P G O 薄 膜を絶縁体の上に作製する方法であって、半導体基板を 設ける工程と、該半導体基板上に絶縁膜を堆積する工程 と、該絶縁膜上にPGO膜を堆積する工程であって、該 PGO膜が、実質的に単一相の c 軸配向膜を含む、工程 と、を包含する。

【0023】前記PGO膜上に金属ゲート電極を堆積す る工程をさらに包含する。

【0024】前記半導体基板がシリコンを含み、前記絶 縁膜が、酸化ジルコニウム(ZrO2)、酸化ハフニウ

のケイ酸塩、酸化アルミニウム、酸化イットリウム、酸化カルシウム、酸化ランタン、酸化チタン(TiO₂)、酸化タンタル(TaO_5)、ドープされたZrO2、ドープされた HfO_2 、Zr-Al-O、Hf-Al-O、Zr-Ti-O、Hf-Ti-O、La-Al-O、およびこれらの組合せからなる群から選択される。【0025】前記絶縁膜を堆積する工程が、物理的気相成長(PVD)、蒸着および酸化、化学的気相成長(CVD)、ならびに原子層成長からなる群から選択される堆積方法を含む。

【0026】前記PGO膜を堆積する工程が、スピンオン、物理的気相成長、CVD、有機金属CVD(MOC VD)、化学溶液成長(CSD)、およびレーザアブレーションからなる群から選択される堆積方法を含む。【0027】前記金属ゲート電極は、白金(Pt)、イリジウム(Ir)、タンタル(Ta)、ルテニウム(Ru)、導電性酸化物、および導電性合金からなる群から選択される材料を含む。

【0028】本発明は、金属強誘電体絶縁体半導体単ートランジスタ不揮発性メモリ用途のために、ZrO₂のような絶縁体の上の単一相 c軸PGO膜を含む新たな薄膜構造を含む。この絶縁体上PGO構造は、キャパシタ、焦電性赤外線センサ、光学ディスプレイ、光学スイッチ、圧電変換器、表面弾性波デバイスにおいても用いられ得る。

[0029]

【発明の実施の形態】次に、図面を参照すると、図1には、本発明のデバイスの模式図が示されている。デバイス10は、シリコン基板のような半導体基板12を含む。 $Z r O_2$ のような絶縁膜14は、半導体基板12上に配置される。強誘電体層16は、すなわち、実質的に単一相のc軸 $Pb_5Ge_3O_{11}$ (PGO)膜は、絶縁膜14上に配置される。金属上部電極18は、PGO膜16上に配置される。

【0030】このような構造を用意する典型的な方法 は、以下の工程を含み得る。第1に、半導体基板は、任 意の技術レベルの分離およびウェル形成を含むプロセス を用いて用意される。第2に、ZrO2のような絶縁膜 が、以下の手段のうちの任意の手段によって堆積され る。手段として、物理的気相成長 (PVD)、蒸着およ び酸化、化学的気相成長(CVD)、ならびに原子層成 長がある。任意の必要な堆積後アニーリングには、摂氏 800度までの温度での形成ガスまたは酸素雰囲気にお けるアニーリングが含まれ得る。第3に、PGO膜が、 以下の方法のうちの任意の方法によって堆積される。方 法として、スピンオン、物理的気相成長、CVD、有機 金属CVD (MOCVD)、化学溶液成長 (CSD)、 およびレーザアブレーション (ablation) があ る。第4に、金属ゲート電極は、当該技術分野において 公知である任意の手段によってPGO層上に堆積され

る。第5に、端子および相互接続形成が行われる。 【0031】例えば、以下のデバイスのようなデバイス が製造される。ZrO2は、酸素雰囲気において、ジル コニウムターゲットの反応性スパッタリングによって、 きれいなシリコンウェハ上にスパッタされて堆積され る。分光楕円偏光法(エリプリメトリー)によって測定 される、フィルムの厚さ20は、135オングストロー ムであった。絶縁層の厚さは、通常、少なくとも20オ ングストロームより厚い。PGO薄膜16は、2- (2 ーエトキシエトキシ) エタノール溶液 (H (OC2H4O C₂H₄OC₂H₅) 内で、酢酸鉛 (Pb (OAc) 2・3 H₂O)、およびゲルマニウムイソプロポキシド(Ge (Opr')₄)を用いてスピンコーティングされ、深 い赤褐色になるまで空気に露出された状態で加熱され る。鉛対ゲルマニウムの比(Pb/Ge)は、5.25 /3である。ベーキング温度は、摂氏約50~350度 であり、30~3600秒の間である。各スピンオン層 の後のアニーリング温度は、摂氏約400~550度で あり、30~3600秒の間である。最終的なアニーリ ング温度は、摂氏約450~600度であり、5分~3 時間の間である。PGO層16の厚さ22は、約160 0オングストロームであり、通常、100~5000オ ングストロームの範囲内である。堆積されたPGO層の 相は、X線回折によって検査される。

【0032】図2は、上記の工程によって製造された2 r O2基板上のPGO膜のX線回折光線のグラフである。 x 軸は、2倍の θ (度)を表し、y 軸は、1秒あたりのカウントを表す。グラフは、(001)、(002)、(003)、(004)、(005)、および(006)と数字が付けられたピークによって示されるように、実質的に純粋な c 軸 PGOが Z r O2基板上で得られたことを示す。他のピークが観察されず(29度での最小ピークを除く)、PGO層と Z r O2層との界面で、反応がないことを示すか、または最小限の反応(29度で二次相として示される)しか起きないことを示す。

【0033】図3は、Pt/PGO/ZrO2/Siを含む金属強誘電体絶縁体半導体(MFIS)キャパシタの高周波キャパシタンスー電圧(CV)測定のグラフで40 ある。x軸は、電圧を示し、y軸は、キャパシタンスを示す。ZrO2基板上のPGO薄膜のメモリウィンドウを測定するために、白金(Pt)上部電極が、薄いマスクと共に、PGO表面上に堆積された。上部電極の面積は、約4×10⁻⁴cm²である。PGO膜は、約1600オングストロームの厚さであり、ZrO2層の厚さは、約130オングストロームの厚さである。C-V曲線のヒステリシスは、約0.7ボルトのメモリウィンドウを示す。メモリウィンドウは、通常、0.1~3.0ボルトの間である。これは、金属強誘電体金属(MF M)構造における1800オングストロームのPGO膜

用の1. 3ボルトメモリウィンドウより少ない。

【0034】図4は、Pt/PGO(180nm)/Irキャパシタ構造のキャパシタンスー電圧(CV)測定のグラフである。示されているメモリウィンドウは、約1.8ボルトである。

【0035】図5は、 ZrO_2 膜上のPGO膜のリーク電流 (I-V) のグラフである。グラフによって示されるように、PGO/ ZrO_2 構造を流れるリーク電流は、非常に小さく、PGOと、 ZrO_2 と、シリコン基板との間に良好な界面が維持されていることが示されて 10 いる。具体的には、リーク電流は、通常、 $100KV/cm^2$ で、 $1\times10^{-6}A/cm^2$ 未満である。

【0036】図6は、複合PGO/絶縁体層状構造、す なわち、絶縁層上にPGO膜を含む金属強誘電体絶縁体 半導体電界効果トランジスタ (MFISFET) の好適 な実施形態の模式図である。デバイス30は、ソース領 域34およびドレイン領域36を含む、シリコン基板の ような半導体基板32を含む。絶縁膜38は、半導体基 板32上に配置される。絶縁膜38は、酸化ジルコニウ ム (ZrO₂)、酸化ハフニウム (HfO₂)、ジルコニ 20 ウムまたはハフニウムのケイ酸塩、あるいはこれらの混 合物を含み得る。絶縁膜38は、酸化アルミニウム、酸 化イットリウム、酸化カルシウム、酸化ランタン、酸化 チタン (TiO₂)、酸化タンタル (TaO₅)、ドープ されたZrO2またはドープされたHfO2、Zr-Al -O, Hf-Al-O, Zr-Ti-O, Hf-Ti-OO、およびLa-Al-O、ならびにこれらの混合物を 含み得る。強誘電体層40は、絶縁膜38上に配置され た、単一相の、c軸Pb5Ge3O11 (PGO) 膜を含 む。強誘電性PGO層は、米国特許登録第6, 190, 925号に記載の方法によって堆積され得る。米国特許 登録第6,190,925号は、2001年2月20日 に発行され、Sharp Laboratories of America, Inc. に譲渡され、エピタ キシャル成長ゲルマネート鉛膜および堆積方法という名 称であり、本明細書中で参考として援用される。上記の 特許において開示された PGO 堆積方法を用いることに よって、PGO層が、実質的にc軸結晶化配向で、すな わち、70%より多く、ほぼ80%までが c軸配向で、 堆積され得る。 好適な実施形態において、 PGO層は、 約90%以上の c軸配向を有し得る。金属上部電極42 がPGO膜40上に配置される。金属上部電極は、白金 (Pt)、イリジウム(Ir)、タンタル(Ta)、ル テニウム (Ru)、または、導電性酸化物もしくは合金 を含み得る。

【0037】図7は、本発明の絶縁体上PGO構造を製造する方法のフローチャートである。工程50は、分離およびウェル形成を含む任意の技術レベルのプロセスを用いて半導体基板を用意する工程を含む。工程52は、以下の手段のうちの任意の手段を用いることによって絶50

縁膜を堆積する工程を含む。このような手段として、物理的気相成長(PVD)、蒸着および酸化、化学的気相成長(CVD)、ならびに原子層成長がある。必要な場合、工程54は、摂氏800度までの温度での形成ガスまたは酸素雰囲気における絶縁膜の堆積後のアニーリングの工程を含む。工程56は、以下の方法のうちの任意の方法によって、PGO膜を堆積する工程を含む。このような方法として、スピンオン、物理的気相成長、CVD、有機金属CVD(MOCVD)、化学溶液成長(CSD)、およびレーザアブレーションがある。工程58は、当該技術において公知の任意の手段によって、PGO層上に金属ゲート電極を堆積する工程を含む。工程60は、必要とされる任意の端子および相互接続形成を行う工程を含む。

【0038】従って、不揮発性メモリ用途のための絶縁 体上の単一相の c 軸PGO薄膜、およびその製造方法が 開示されてきた。好ましい構造およびデバイスの製造方 法が開示されてきたが、添付の特許請求の範囲によって 規定される発明の範囲から逸脱することなく、さらなる 変形および改良が加えられ得ることが理解されるべきで ある。

[0039]

【発明の効果】本発明の金属強誘電体絶縁体半導体電界効果トランジスタは、半導体と、その半導体上に配置された絶縁材料の層と、絶縁材料の層上に配置されたPG Oの層とを有することにより、PGO強誘電体膜を含むMFISトランジスタ構造が得られた。

【0040】また、薄膜構造は、金属強誘電体絶縁体半導体単一トランジスタ不揮発性メモリ用途のために用い 30 られる、絶縁体上の実質的に単一相の c 軸PGO膜を含む。絶縁体構造上のPGOは、キャパシタ、焦電性赤外線センサ、光学ディスプレイ、光学スイッチ、圧電変換器、表面弾性波デバイスにおいても用いられ得る。好適な実施形態において、PGO膜は、酸化ジルコニウムの絶縁層上に堆積される。

【図面の簡単な説明】

【図1】図1は、本発明の絶縁膜上のPGO強誘電体膜の模式図である。

【図2】図2は、 ZrO_2 絶縁膜上のPGO膜のX線回40 折スペクトルのグラフである。

【図3】図3は、 $Pt/PGO/ZrO_2/Si$ を含む 金属強誘電体絶縁体半導体 (MFIS) キャパシタの高 周波数キャパシタンスー電圧 (CV) 測定のグラフであ る。

【図4】図4は、Pt/PGO(180nm)/Irキャパシタ構造のキャパシタンス-電圧(CV)測定のグラフである。

【図5】図5は、 PGO/ZrO_2 膜のリーク電流(I-V)のグラフである。

【図6】図6は、絶縁体構造上にPGO層を含む金属強


誘電体絶縁体半導体電界効果トランジスタの模式図である。

【図7】図7は、本発明の絶縁体上PGO構造を製造する方法のフローチャートである。


【符号の説明】

- 10 デバイス
- 12 半導体基板
- 14 絶縁膜


【図1】



【図3】




【図5】




16 強誘電体層

- 18 金属上部電極
- 30 デバイス
- 3 4 ソース領域
- 36 ドレイン領域
- 38 絶縁膜
- 40 強誘電体層
- 42 金属上部電極

[図2]




【図4】




Pe/Pao (180mm)/Ir 年1859構造a CV測定

【図6】



□ 抱解体 図 FE 図 金瓜上部電響

【図7】



フロントページの続き

(72)発明者 ヤンジュン マ

アメリカ合衆国 ワシントン 98683, バンクーバー, エスイー 24ティーエイ チ ウェイ 18311

(72)発明者 ジャー-セン マー

アメリカ合衆国 ワシントン 98683, バンクーバー, エスイー ソロモン ル ープ 1511 (72)発明者 ウェイーウェイ サン

アメリカ合衆国 ワシントン 98683, バンクーバー, エスイー 18ティーエイ チ ストリート 18806

(72)発明者 シェン テン スー

アメリカ合衆国 ワシントン 98607, ケイマス, エヌダブリュー トラウト コート 2216

Fターム(参考) 5F058 BA11 BC03 BF02 BF06 BF11 BF41 BF46 BJ04

5F083 FR06 JA02 JA06 JA12 JA38

JA42 PR21 PR22 PR23 PR33

5F101 BA62 BB05 BD02 BH01 BH16